

**Examen rattrapage (Répondez sur la feuille)**

**Questions de compréhension (5 pts) :** Répondre par vrai (V) ou faux (F) à chacun des énoncés suivants. Une bonne réponse vaut (+ 0,5 pt), une mauvaise réponse vaut (- 0,5 pt).

1. L'architecture à pile est une architecture à une adresse.	
2. Un processeur multi-cycle est moins performant qu'un processeur monocycle.	
3. Les exceptions sont des évènements liés à une erreur de programmation.	
4. Plus le degré d'associativité augmente, plus la longueur de l'étiquette diminue.	
5. Une plus grande taille de bloc tire profit du principe de localité temporelle.	
6. Les DRAM sont des mémoires utilisées dans la réalisation des mémoires caches.	
7. Les requêtes d'interruption matérielles sont des évènements synchrones.	
8. Le nombre de fils de données d'un boîtier mémoire définit le nombre de cases mémoire que comprend le boîtier.	
9. Un aléa structurel dans un pipeline est un conflit d'accès à la mémoire.	
10. Écriture "write through" signifie mise-à-jour du cache avant la mémoire	

**Exercice n°1 (5 pts) : Disques durs**

Soit les données suivantes relatives à deux disques durs :

	Disque 1	Disque 2
Vitesse de rotation (Tour/min)	7200	5400
Nombre secteur/piste	32	32
Octets/secteur	512	512
Temps de déplacement moyen (ms)	9	4
Temps de déplacement minimum (ms)	3	2
Nombre de plateaux	128	128

1. Calculer le débit de chaque disque (débit = quantité de donnée transférée par seconde).

Débit Disque 1 = .....

Débit Disque 2 = .....

2. Calculer le temps d'accès de chaque disque (pour lire un secteur).

Temps d'accès Disque 1 = .....

Temps d'accès Disque 2 = .....

**Exercice n°2 (5 pts) : Mémoires caches**

Remplissez le tableau suivant. Supposez que tous les caches sont à écriture directe "write-through".

Nbre bits d'adresse	Taille de du cache (données)	Type de cache	Taille de bloc	Nbre bits d'étiquette	Nbre bits d'index	Nbre bits décalage	Nbre bits par ligne
16	16 KOctets	Cache direct	8 octs	.....	.....	.....	.....
32	64 KOctets	Cache associatif	16 octs	.....	.....	.....	157
8	32 Octets	.....	.....	.....	1	2	.....

